在功率半导体的版图上，碳化硅（SiC）MOSFET正以破竹之势重塑高功率应用的格局。从电动汽车主驱到光伏逆变器，从轨道交通牵引到储能变流器，单颗芯片的电流能力已难以满足日益膨胀的功率需求——并联成为了唯一的出路。
并联的本质是“多芯协力”，但协力能否“均力”，直接关乎系统的效率与可靠性。静态均流得益于Rdson的正温度系数，往往“岁月静好”；但动态瞬态下，器件参数离散性与驱动方案的博弈，才是真正的技术深水区。本文将从参数敏感度排序和驱动方案选型两个维度，为您拆解并联均流的设计要点。
（一）参数敏感度排序：谁才是瞬态不均流的“头号元凶”？
过去，工程师们往往将并联不均流归咎于阈值电压Vth的离散性或导通电阻Rdson的不匹配。但经过我们对多批次器件的系统性测试与对比分析，发现了一个被长期忽视的真相：栅源电容Cgs的离散性，对瞬态均流的影响远超Vth和Rdson。
1. 三项参数的影响力定性排序
要理解各参数如何影响瞬态均流，需要回到MOSFET开关过程的物理本质。
lVth的影响机制：阈值电压决定了器件开始导通的"起跑时刻"。Vth较低的芯片会率先进入开通状态，在开通瞬态的早期承担不成比例的电流。这一差异在米勒平台期间尤为明显。
lRdson的影响机制：导通电阻的差异在稳态下会被正温度系数"纠正"，但在开通瞬态,Rdson较低的芯片在电流上升阶段会表现出更小的压降，从而分流更多电流。
lCgs的影响机制：栅源电容决定了栅极电压的上升速率。Cgs较小的芯片充电更快，栅极电压率先突破阈值，导致更早开通、电流尖峰更高。在开关速度极快的SiC MOSFET中，这种效应被显著放大。
从理论推导的角度，三者的影响力排序为：Cgs > Rdson > Vth。这一排序的物理依据在于：Vth和Rdson的影响主要在"是否导通"和"导通深浅"的层面，而Cgs直接影响的是"何时导通"——在时序上的微小差异，会被高速开关瞬态中的高di/dt转化为显著的电流尖峰差。
2. 为什么Cgs的离散性如此之大？
器件制造过程中，栅氧厚度、栅极多晶硅刻蚀精度、P-body掺杂均匀性等因素都会导致Cgs在晶圆内和批次间存在显著离散。对于同一生产批次的SiC MOSFET，栅源电容的偏差可达10%~30%（折算为绝对值约50~100pF）。下图为ACME SiC MOSFET片内电容参数的分布散点图，可看出Cgs的离散程度远大于Cgd与Cds。
图一：Wafer内Cgs/Cgd/Cds离散性对比
这一离散性之所以值得高度关注，是因为在SiC MOSFET的高频应用中，开通速度极快（通常在20~50ns以内），栅极电压的建立窗口极其狭窄——Cgs的微小差异就足以造成数纳秒的延时差，进而转化为显著的瞬态电流尖峰差异。
（二）驱动方案的取舍：全解耦驱动与部分解耦驱动的定量对比
既然Cgs离散是“头号元凶”，那么如何从驱动层面抑制它的影响？这就引出了两种主流并联驱动方案的取舍。
1. 两种方案的电路本质
全解耦驱动：每颗芯片独立配置外部栅极电阻Rg_ext。这是目前最常见的方案，优点是栅极回路相互独立，互不干扰。
部分解耦驱动：多颗芯片共用一颗外部栅极电阻Rg_ext，之后再各自连接至栅极。
图二：等效电路模型
2. 数据交叉验证
我们通过双脉冲仿真平台对同一组存在Cgs差异的器件分别采用两种驱动方案进行对比（假设寄生回路与并联器件其他特性完全相同，仿真平台对比如下）：
图三：仿真电路搭建
图四：均流波形对比
表一：均流对比
全解耦方案（Rg_ext=10Ω）：开通瞬态不均流率约6.65%，关断瞬态约4.58%。
部分解耦方案（共用Rg_ext=5Ω）：开通瞬态不均流率降至3.87%，关断瞬态降至2.40%。
（三）工程锦囊：四条可落地的并联设计建议
基于上述分析，我们总结四条切实可行的并联均流优化策略：
1. 优先选用部分解耦驱动方案
在器件Cgs离散性未知或较大时，采用共用栅极电阻的部分解耦驱动方案能以极小代价换取瞬态均流的大幅改善。若必须使用全解耦驱动，则应严格筛选器件，确保Cgs、Vth、Rdson三参数尽量匹配，尤其是Cgs。
2. 引入“交叉换位法”验证布局对称性
在双脉冲测试平台上，将两颗并联器件互换位置后分别测取电流波形。若两次测试中同一颗器件的电流波形高度重合，则证明layout布局寄生参数基本对称；若不重合，说明源极或漏极寄生电感存在差异，需调整布局。
3. 高频应用务必实测瞬态损耗分布
对于fsw≥100kHz的设计，不能仅依赖仿真或静态数据。需通过双脉冲测试或实际工况下的电流/电压探头同步测量，逐颗计算每颗芯片的开通损耗Eon和关断损耗Eoff，并结合热成像确认温度场均匀性。
4. 可适度增大栅极电阻以“以柔克刚”
在不显著牺牲效率的前提下，适当增大Rg可以降低di/dt和dv/dt，从而削弱寄生参数对均流的影响。这是一种“以时间换空间”的稳健策略，尤其适用于器件参数离散性较大的批次。
结语
SiC MOSFET的并联均流，是一场从静态到动态、从电学到热学的系统级协同。Cgs离散性是瞬态不均的“头号元凶”，部分解耦驱动方案是“经济型解药”，而高频工况下的热平衡则是必须正视的“附加题”。理解这些规律，善用这些方法，我们就能让并联的每一颗SiC MOSFET真正实现“同心协力、均衡出力”。
随着国内衬底外延和晶圆工艺的持续精进，器件参数的一致性必将不断提升。但在此之前，扎实的驱动方案设计与严谨的实测验证，永远是工程可靠性的最后一道防线。
| 上一篇：当SiC芯片并联后，谁更“热”？ | 下一篇：此篇为最后一篇 |
关注微信公众号
