一、 多芯片并联SiC动态均流性能如何影响动态结温
在大电流、高功率密度的电力电子系统中，多芯片并联SiC MOSFET功率模块已经成为常见选择。但并联并不天然意味着“均分”。高速开关瞬间，nH级寄生参数差异会被高di/dt放大，造成动态电流不均；而动态电流不均又会进一步改变芯片级损耗分配，最终表现为动态结温差。
本文围绕“动态均流—损耗分配—动态结温—可靠性”这一链路，梳理多芯片并联SiC模块中动态均流影响结温的关键机理，并结合近期科技论文和产业资料，总结面向工程设计的几个抓手。
图 1：动态均流影响动态结温的机理链路
二、 先说结论：均流问题，最后往往会变成温度问题
SiC MOSFET的优势很清楚：开关快、损耗低、适合高频和高功率密度。但在大电流模块中，单颗芯片的额定电流有限，多芯片并联就成为绕不开的方案。
问题在于，并联芯片看似连接在同一个母排上，实际每颗芯片看到的功率源极寄生电感、栅极回路、Kelvin源极回路以及支路间互感并不完全相同。高速开关瞬态下，这些差异会转化为栅源电压扰动差，使某些芯片更早开通或更晚关断，从而承担更高的峰值电流。
动态电流不均不会停留在电流波形上。它会进一步改变开通损耗Eon、关断损耗Eoff和导通损耗分配，让某一颗芯片在脉冲工况下更热，形成动态结温差。换句话说，动态均流决定损耗分配，损耗分配决定动态结温，动态结温又会反过来影响阈值电压、导通电阻等器件参数。
三、 为什么多芯片并联SiC更容易出现动态不均流？
图 2：多芯片并联SiC模块中的寄生路径和互感耦合
多芯片并联SiC模块中，导致动态不均流的因素大致可以分为三类。第一类是器件参数差异，例如阈值电压Vth、跨导、栅极电荷和导通电阻Rds(on)的离散性。Vth较低的芯片往往更早打开，在开关瞬间承担更多电流。
第二类是驱动回路差异，例如栅极电阻、栅极走线长度和Kelvin源极回路阻抗不同。对SiC这种高速器件来说，驱动回路中的小差异也可能改变开关同步性。
第三类是封装寄生参数差异。传统分析常盯着源极自感Ls，但多芯片模块中还存在功率源极互感Mps、功率-栅极互感Mpg、功率-Kelvin源极互感Mpk。互感并不是背景噪声，它会真实参与栅源电压扰动，并影响动态均流评价结果。
四、 从Δid到ΔTj：电流差怎样写进温度曲线？
图 3：动态电流差与动态结温差的示意关系
动态不均流对结温的影响，可以沿着以下链路理解：某颗芯片在开通或关断瞬间电流峰值更高；该芯片的Eon或Eoff增大；在高频开关下，开关损耗差被周期性累积；热阻抗网络把损耗脉冲转换为动态结温响应；芯片间出现ΔTj，且热循环幅值不同。
这里有一个容易被忽略的点：平均电流均衡，不等于动态结温均衡。例如双脉冲测试中，四颗芯片的稳态电流最终可能接近一致，但开通峰值电流差已经足够造成不同的瞬态开关损耗。对于高频应用，动态损耗差会一遍遍叠加，最终体现在结温摆幅上。
从可靠性角度看，危险的并不只是某一次开关过热，而是长期热循环。焊层、银烧结层、键合线、Cu-clip、芯片金属层都会承受不同幅值的热机械应力。最热的那颗芯片，往往就是模块寿命的短板。
五、 科技论文和产业资料给出的共识
第一，寄生参数是动态均流的核心变量。关于多芯片SiC模块对称布局、寄生电感提取和动态均流的研究普遍指出，封装布局会直接影响并联芯片开关瞬态电流分布。功率回路、源极回路和驱动回路耦合需要一起考虑。
第二，传统均流判据可能不足。一些工作已经将功率回路互感纳入分析，但如果忽略Gate/Kelvin驱动支路中的环流，仍可能在均流零点附近误判。更完整的评价指标需要把关键互感分布和驱动支路环流纳入模型。
第三，结温会反向影响均流。多篇关于并联SiC MOSFET电-热耦合的研究指出，温度会改变阈值电压、导通电阻和开关行为。尤其在不均流时，高温芯片的电参数漂移会让均流问题变成动态变化的问题，而不是一个静态布局问题。
第四，工程上必须电-热联合验证。产业应用笔记通常建议并联SiC设计时同时关注栅极回路、源极回路、布局对称、温度均衡和测试验证。只看电流波形不够，还要把损耗映射到结温。
六、 如何把“动态均流”真正做成“动态控温”？
图 4：面向动态结温均衡的设计抓手
建议把多芯片并联SiC的设计流程从“电流均流”升级为“电-热联合均衡”。第一步是提取完整寄生矩阵，不只看单个源极电感，而是把功率回路、源极回路、Gate回路和Kelvin源极回路之间的互感都纳入模型。
第二步是评价动态电流差。通过双脉冲仿真或测试得到Δid，同时用更完整的评价系数判断不均流来源。理想目标不是简单地“电感越小越好”，而是让每颗芯片看到的动态扰动尽量一致。
第三步是把电流差转化为损耗差。可以用每颗芯片的瞬态电流、电压波形计算Eon/Eoff，再叠加工况频率得到芯片级损耗分配。第四步是进行动态热网络仿真，把芯片级损耗输入Foster或Cauer热网络，得到每颗芯片的Tj(t)，观察最大结温、结温摆幅和芯片间ΔTj。
最后，需要通过样机闭环验证。双脉冲测试用于观察动态电流，红外热像或温敏电参数法用于估计结温，最终确认“电流均衡”和“温度均衡”是否一致。
七、 设计启发：不要只追求低电感，还要追求正确的耦合
对SiC模块来说，低寄生电感当然重要，但在多芯片并联场景下，“所有寄生都越小越好”并不总是充分条件。更合理的目标是：让每颗芯片的动态栅源电压扰动一致，让每颗芯片的开关损耗分配一致，让每颗芯片的动态结温轨迹一致。
这意味着，版图对称只是起点，互感补偿、Gate/Kelvin回路一致性、芯片热耦合和冷却路径也要一起设计。真正优秀的多芯片SiC模块，不只是某一颗芯片性能很强，而是所有芯片都尽可能“同时、同流、同温”地工作。
注：本文图片和相关引用资料来源于下列文章
1. J. Lv et al., “A Dynamic Current Balancing Method for Paralleled SiC MOSFETs Using Monolithic Si-RC Snubber Based on a Dynamic Current Sharing Model,” IEEE Transactions on Power Electronics, 2022.
2. D. Shao et al., “Optimal multichip SiC MOSFET power module design considering electrical and thermal performance,” IEEE Journal of Emerging and Selected Topics in Power Electronics, 2018.
3. “Overview of Thermal Modeling and Monitoring for SiC Multi-Chip Power Modules,” IEEE Open Journal of Power Electronics, 2026.
4. “A Dynamic Current Sharing Method for Multichips SiC Power Modules Based on Mutual Couplings,” IEEE TCPMT, 2026.
5. ROHM, “SiC Power Devices and Modules Application Note.”
6. Toshiba, “Can SiC MOSFET be connected in parallel and used?”, technical FAQ.
| 上一篇：科技打头阵：阿基米德半导体“Diamo.. | 下一篇：此篇为最后一篇 |
关注微信公众号
